DIALOG(R)File 352:Derwent WPI

(c) 2002 Derwent Info Ltd. All rts. reserv.

004446702

WPI Acc No: 1985-273580/198544

XRAM Acc No: C87-036044 XRPX Acc No: N87-064996

IGFET device suitable for large current operation - has a longitudinal source and drain structure so that channel extends laterally when high

voltage is applied

Patent Assignee: SEMICONDUCTOR ENERGY LAB (SEME )

Number of Countries: 002 Number of Patents: 003

Patent Family:

Patent No Kind Date Date Applicat No Kind Week JP 60186066 Α 19850921 JP 8441755 Α 19840305 198544 B US 4651182 Α 19870317 US 85706881 Α 19850301 198713 US 4762807 19880809 US 86895947 19860813 198834

Priority Applications (No Type Date): JP 8441755 A 19840305

Patent Details:

Patent No Kind Lan Pg Main IPC Filing Notes

JP 60186066 A

Abstract (Basic): JP 60186066 A

IGFET device comprises first semiconductor layer of first type formed on substrate or conductive layer on the substrate; second semiconductor layer of (virtually) intrinsic type having a channel region; third semiconductor layer of first type formed as a prolruberance; fourth semiconductor layer of (virtually) intrinsic type covering the second and third layer; gate insulation formed on the fourth layer; and a gate electrode formed on the gate insulation.

USE/ADVANTAGE - Structure prevents high current density at the interface of the channel region and the gate insulation, allowing the formation of a large-current power transistor. (First major country equivalent to J60186066-A)

Title Terms: IGFET; DEVICE; SUIT; CURRENT; OPERATE; LONGITUDE; SOURCE; DRAIN; STRUCTURE; SO; CHANNEL; EXTEND; LATERAL; HIGH; VOLTAGE; APPLY

Derwent Class: L03; U11; U12

International Patent Class (Additional): H01L-021/32; H01L-027/12;

H01L-029/78

File Segment: CPI; EPI

DIALOG(R)File 347:JAPIO

(c) 2002 JPO & JAPIO. All rts. reserv.

01707566 \*\*Image available\*\*

INSULATED GATE TYPE FIELD EFFECT SEMICONDUCTOR DEVICE AND

MANUFACTURE THEREOF

PUB. NO.: **60-186066** [JP 60186066 A]

PUBLISHED: September 21, 1985 (19850921)

INVENTOR(s): YAMAZAKI SHUNPEI

APPLICANT(s): SEMICONDUCTOR ENERGY LAB CO LTD [470730] (A Japanese

Company or Corporation), JP (Japan)

APPL. NO.:

59-041755 [JP 8441755]

FILED:

March 05, 1984 (19840305)

INTL CLASS:

[4] H01L-029/78; H01L-029/52; H01L-029/60; H01L-021/324;

H01L-027/12

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD:R002 (LASERS); R004 (PLASMA); R096 (ELECTRONIC MATERIALS -- Glass Conductors); R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors, MOS)

JOURNAL: Section: E, Section No. 378, Vol. 10, No. 27, Pg. 60, February 04, 1986 (19860204)

## **ABSTRACT**

PURPOSE: To form a structure that a channel laterally expands at a high voltage by providing a gate insulating film on the fourth true or substantially true semiconductor and a gate electrode on the gate insulating film.

CONSTITUTION: The third semiconductor is selectively removed to form a projection, and the fourth true or substantially true (P(sup -) or N(sup -)) nonsingle crystal semiconductor 7 and a gate insulator 8 on the semiconductor are laminated on the projection. The fourth semiconductor and the gate insulator are formed by a PCVD or optical CVD method without contacting with the atmosphere on the surface of the semiconductor. Then, after a window for contacting with the third semiconductor 5 is opened at 18, a metal conductor which mainly contains ITO, chromium, molybdenum, or nickel is formed to cover them by a vacuum deposition method or the PCVD method as a gate electrode. Thus, the gate insulator 8 is formed under the gate electrode 9, and a channel 10 is formed on the channel forming region thereunder by applying a voltage.

## ⑱ 日本国特許庁(JP)

⑩特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭60-186066

動Int.Cl.4 識別記号 庁内整理番号
 母公開 昭和60年(1985)9月21日
 H 01 L 29/78 29/52 7638-5F 29/60 7638-5F
 // H 01 L 21/324 6603-5F 8122-5F 審査請求 未請求 発明の数 2 (全6頁)

9発明の名称

絶縁ゲイト型電界効果半導体装置およびその作製方法

②特 顧 昭59-41755

❷出 願 昭59(1984)3月5日

舜 平

東京都世田谷区北烏山7丁目21番21号 株式会社半導体エ

ネルギー研究所内

⑪出 願 人 株式会社半導体エネル ギー研究所

東京都世田谷区北烏山7丁目21番21号

明柳 1

1.発明の名称

絶練ゲイト型電界効果半導体装置およびその 作製方法

#### 2. 特許請求の方法

- 1. 基板上または基板上の導電層上に扱けられた 一導電型を有する第1の半導体と、該半導体 上の真性または実質的に真性の導電型のチャ ネル形成領域を有する第2の半導体と、第半 導体上に突出して設けられた前記第1の半導体と同一導電型を有する第3の半導体と、 半導体および前記第2の半導体を程って 半導体は実質的に真性の第4の非単結最半導体 と、該半導体上のゲイト絶縁膜と、該ゲイト 絶縁膜上のゲイト電極とが設けられたことを 特徴とする絶縁ゲイト型電界効果半導体接置。
- 2.特許請求の範囲第1項において、第3の非単 結局半導体上には金属導電層が設けられ、該 導電層を収って絶縁物が設けられたことを特 徴とする絶縁ゲイト型電界効果半導体装置。

- 3. 特許請求の範囲第1項において、半導体は水 素また弗素のごときハロゲン元素が添加され たアモルファスまたは5~200 人の大きさの 秩序性または結晶性を有するセミアモルファ ス半導体を主成分とした非単結晶半導体が用 いられたことを特徴とする絶縁ゲイト型電界 効果半導体装置。
- 4. 特許請求の範囲第1項において、第4の半導体は単結晶または多結晶半導体が用いられたことを特徴とする絶縁ゲイト型電界効果半導体装置。
- 5. 蒸板上または蒸板上の導電暦上に気相法により一導電型を有する第1の半導体と、 核半導体上に気相法により真性または実質的に真性の導電型を有する第2の半導体層を積層して形成する工程と、 核第2の半導体と同一導電型の第3の非難結晶半導体を積層して形成する工程と、 核半導体の側面および前記第2の半導体上に真性または実質的に真性の第

- 6.特許請求の範囲第5項において、第4の半導 体層の上面を大気に触れさせることなくその 上面にゲイト絶縁物を形成することを特徴と した絶縁ゲイト型電界効果半導体装置作製方 止
- 7. 特許請求の範囲第5項において、ゲイト絶縁 膜を形成した後、レーザ光または強光を照射 して第4の半導体を単結晶または多結晶に変 成せしめたことを特徴とする絶縁ゲイト型電 卵効果半導体装置作製方法。

## 3.発明の詳細な説明

本発明は絶縁ゲイト型電界効果半導体装置(以下単にIGFET という)およびその複合化させた半導体装置およびその作製方法に関するものであって、気相法特にブラズマ気相法を用いることによって積層して形成される非単結晶半導体を用い、

かつそのチャネル長を0.1 ~ 3 μとマイクロチャ ネル化することを目的としている。

従来、IGFET においては、チャネルは積方向に 形成され、その基本要素としてソース、ゲイト、 ドレインがある。しかしこの場合、ソースとドレ ィンが基板の表面に平行に積方向に配置されてお り、そのソース、ドレイン間を流れる横方向電流 をその間に設けられたゲイトにより制御するもの

たはホールの移動度が単結晶の 1 /10~1 /10 ときわめて小さいため、チャネル長を 2 μ以下好ましくは0.1~1 μにすることは間波数特性の向上のために必要不可欠であった。

また CVD法で作られた非単結晶半導体代表的に はアモルファス(非晶質)構造(以下ASという) または5~100 人の大きな量子論的な秩序性また は微結晶性を有するセミアモルファス(半非晶質) 以下SAS という)、または100 ~2000人の大きさの 結晶のマイクロポリクリスタル(以下MPS という) を総称する水業または弗素のごときハロゲン元素 が0.01~20原子%添加された非単結晶半導体(以 下NSCSという)にあっては、その形成温度が200 ~300 でであることを考慮しても、その密度が単 結晶ほど大きくない。 そのため精密なPN接合を作 ることは50 V 以上の高耐圧を有するディバイスに とってまったく不可能であった。さらに基板側か らの光照射を利用するフォトセンサ機能を存する 高速応答高出力高増幅ディバイスを作ることも不 可能であった。

本発明はかかるNSCSの種々の特性を考慮して、 ソース、ドレインは縦方向いわゆる積層方向に設 け、チャネルは高い電圧にすると横方向に広がる 構造のIGPET を提案するにある。

かかる構造とすることにより、NSCSにおいてもチャネル形成領域でのゲイト絶縁譲との界面が高い電波密度に成らないため、大電波用パワートをシンスタまたはその集積化構造を設けることができる。加えて第1の半導体盾をドレインとし、N型とし、さらにその上面に第2の半導体層として程度して、N型の半導体とも可能である。また第2の半導体層ではよりである。また第2の半導体層である。また第2の半導体層である。また第2の半導体層である。とも可能である。

本発明はソース、ドレインは縦方向に設け、チャネルでの電流は横方向に流すIGPET において、 非単結晶半導体を凸部を形成した後段け、さらに この表面を大気に触れさせることなく引き続いて ゲイト絶縁段を形成することにより、ゲイト絶縁

## 特開昭60-186066(3)

映と半導体との界面での界面単位密度を 1 × 10 <sup>™</sup> cm² 以下とし、加えて Vω 制御をこの半導体中でのよう素の添加量を制御して実施したものである。 以下に図面に従って本発明の特徴、技術思想を示す。

#### 実施例 1

この後この上面にN°またはP'型のNSCSをPCVD法 により0.01~ltorr の圧力中の反応炉内に基板を 配置し、室温~500 で代表的には150 ~350 でに 加熱させ、加えてキャパシタまたはインダクティ ブ方式により高周波エネルギを加え、反応炉内に プラズマ状態のグロー放電を発生せしめたもので ある。かくすると、この反応炉内に導入された半 導体気体、例えば那化珪素(SIE iSIF。)、シラン (Sill,,Si,llg) 等の珪化物気体は分解結合して不 対結合手である再結合中心をこれら水素または那 素のごときハロゲン元素で中和したNSCSの半導体 層が形成される。この時同時に、N型ではフォス ヒン、P型ではジボランを珪化物気体に0.01~2 モルガ加えて、被膜をN 型またはP 型とする。即 ち不純物を熱拡散またはイオン注入等を用いず、 CVD (PCVD, Photo CVD, 光プラズマCVD ) または プラズマ酸化、窒化法を用いることが本発明法の

かくしてNまたはPのNSCSを0.01~1μの厚さ に第1の非単精晶半導体層(3)として形成した。

さらにこの上面に真性または実質的に真性の導電型の半導体値(4)を0.1~3 µの厚さに形成した。又高耐圧性を得るため、この半導体を建業ではなく炭化建業(5ixCix 0 < x < 1 例えば x = 0.8~0.9)とすると、さらに50~300Vと耐圧性を向上できた。さらにこの半導体層の第1の半導体層に近い部分は、実質的に真性の導電型またはN層とし、その上面に真性の導電型またはPのよいで変化させて第1の半導体層(3)をドレインとする場合の耐圧を向上せしめる方法を用いてもよい。

かくしてチャネル形成領域を育する第2の非単 結品の半導体圏(4)を(3)の上に積層して設 けた。

さらにこの上面にPまたはN型の第3の非単結 品半導体 (5) を第1の半導体 (3) と同様に形成して第1図 (A) を得た。

この後第3の半導体を選択的に除去し、凸部を 構成せしめて、さらにこの凸部を覆って真性また は実質的に真性(P またはN )の第4の非単結晶 半導体(7)およびこの半導体上にゲイト絶縁物 (8)を積層した。この第4の半導体とその上面 のゲイト絶縁物の形成は半導体の表面を大気に触 れさせることなくPCVDまたは光CVD 法により行っ

第1図(B)はその縦断面図を示す。図面においてコーナ部(15)は若干第2の半導体内にデープエッチして入っている。さらにこのエッチング面は自然酸化され低級酸化物が形成されるため、この上面にゲイト絶縁物との界面特性の向上のため、既4の非単結品半導体を0.1~0.5 μの厚めに形成している。この半導体へのホウ素の添加をに形成している。との半導体へのホウ素の添加をに形成している。例えばホウ素を20PPH、シランと同時に添加すると、Va、は2~3 V となった。

ゲイト絶縁物はPCVD法または光CVD 法によりシランまたはジシランとアンモニアまたはヒドラジンとの反応による変化珪素を100 ~2000人の厚さ

#### 特開昭G0-18G066(4)

に形成し、ゲイト絶縁物とした。また弗彙のごときハロゲン元素が添加されプラズマ酸化法を用いてこれらの表面を200~500 でに加熱し、酸素または窒素、アンモニアを~36Hzの周波数の電磁エネルギにで連続してこれらの表面をプラズマ酸化またはプラズマ窒化してもよい。

かかる固相──気相プラズマ反応を行うには100~500 ℃の温度を必要とするため、かかる場合にはNSCSの (3)以4)以5) は再結合中心中和用に水業を用いるのではなく、乳素を用いると耐熱性が好ましかった。かくして、ゲイト絶縁物 (8)を100~2000人例えば1000人の厚さに形成した。

このゲイト絶縁物中に半導体のクラスタまたは 薄膜を選択的に含有させ、不揮発性メモリとして およい。

第1図(C)は第1図(B)の縦断面図に対し、 第3の半導体(5)とのコンタクト用の窓開け (18)を行った後、これらを履い170またはクロム、モリブデン、ニッケルを主成分とする金属の 導体を真空業着法またはPCVO法により形成してゲ イト電極とした。ゲイト電極材料はソースまたは ドレイン(5)(3)と同一導電型の半導体であってもよい。

かくすることにより、本発明のIGFET (20) は ゲイト電極 (9) 下にはゲイト絶経膜 (8) が設けられ、その下にはチャネル形成領域にチャネル (10) がゲイトに電圧を加えることにより設けられる。かくして電流は例えば第3の半導体 (5) をソース、第1の半導体 (3) をドレインとうると、矢印(11) のごとく一度外方向に拡がり、その後垂直方向に電流が流れる。このためゲイト絶縁物と半導体との界面には電流が集中することがなく、結果としてアモルファスまたはセミアモルファス構造を有するNSCSであっても、界面が劣化することなく1つの素子で0.1 ~20 A もの大電流を流すトランジスタを作ることができた。

もちろんゲイト絶縁膜を形成してしまった後、この絶縁膜を介して第4の非単結晶半導体に対して1.06μの波長のYAG レーザ (パルス光) によりレーザアニールを行い、第4の半導体を単結晶ま

たは多結晶とし、さらに30~100Aも流し得る単結 晶または多結晶半導体としてもよい。

さらに第1図 (D) は第1図 (C) のA—A'での検方向より見た縦断面図を示している。IGPET (20) はソースコンタクト (18)、リード (13)、ゲイト電極 (9)、ドレイン、リード (2) が基板 (1) 上に役けられている。

#### 爽施例 2

第2図は本発明の他の実施例である。

図面において基板 (1) はステンレス、ニッケル、モリブデン等金属基板を用いた。さらにこの上面にオーム接触をさせた第1図と同様のNまたはP型の非単結晶の第1の半導体層 (3) を同機の方法で形成させた。

さらにその上面にチャネル形成領域の一部を構成する第2の半導体層(4)を0.1~3μの厚さに形成した。図面では、例えば半導体(3)がN層、(4)がP,I層またはNIの2層構造としている。さらにこの上面に第1の半導体と同一導電型の第3の半導体(5)をCVD 法で積層して作製

した。この後この上面にモリブデン、タングステン、珪化タングステン、ITO 等の導電膜 (6) を 0.1 ~ 1 μの厚さに形成し、さらにその上に寄生容量を少なくするための酸化珪素組練膜 (7) を PCVD法により0.3 ~ 2 μの厚さに租曜した。

この後第2図(B)に示されるごとく、絶縁物(7)、導電層(6) および第3の半導体(5)を概略同一形状にリソグラフィー技術により除去した。さらにチャネル形成領域の他部を構成する第4の半導体(7)及びゲイト絶縁膜(8)をPCVD法またはPhoto CVD法により0.1~1μの厚さに形成させた。

この後、このゲイト鉛緑膜を貫いてレーザ光または強光をこれらを200~300 でに加熱しつつ照射し、第4の半導体またはそれと第2の半導体を単結晶または多結晶化してより大電流が液し得る電力用トランジスタ用に変成することは有効であった。

また第2図 (C) はこの第2図 (B) の工程の 後、電極用の穴関け (18) を行い、ITO, TISI, NSI, No のごとき導体または N または N の多結晶 注楽 半導体よりなるゲイト電極 (9) を形成させた。 するとその直下にはゲイト絶縁物 (8)、その下の チャネル形成領域は第4の半導体と第2の半導体 とに形成される。電流はソース例えば (5) より 下方向のドレイン (3) に流れ、横方向に拡がり ながら、広い領域を流れる。

第2図(D)は第2図(C)のA─A'での機 側から見た縦断面図である。

図面より明らかなごとく、導電性基板(1)上にオーム接触した第1の非単結晶半導体が設けられ、また第3の半導体(5)上にはそのシート抵抗値を小さくするため導電層(6)を形成し、電極(14)が電極穴(18)により設けられ、リード(13)がさらに存在している。ゲイト電極(9)とソースリード(13)が同一材料で同一工程で作製されているが、異種材料でそれぞれゲイト電極(9)と(13)との間にPIO等の層間絶縁物を設けて多層配線をさせてもよい。

ゲイト絶縁膜(8) 等のその他の製造工程は第

1図の実施例に従った。

第3図は本発明のIGPET を用いたパワートラン ジスタの構造の一例を示す。

図面において、(B)は平面図であり、(A)は第3図(B)のA-A'での縦断面図である。 番号、相対位置は対応させて示している。

第3図(A)において導電性基板(1)上のN型の第1の非単結晶半導体層(3)をドレインとして設けた。チャネル形成領域(10)が第2および第4の半導体(4以7)に、さらにその上面のゲイト絶縁膜(8)が設けられている。第3の半導体(5)、その上の導電層(6)が積層して同一形状を有しており、このソースとチャネル形成領域とを覆ってゲイト電極(9)が形成されている。

図面より明らかなごとく、ゲイト電極は外部引出し電極 (19) と連続し、ソース (5) は導電層 (6) と連結、外部引出し電極 (21) と連結している。ソース (5) ドレイン (3) 間には0.1 ~10A の大電波が流れるため、第3図(B) に示すごとく 2 本のボンディング (21) をさせている。

この接続はフェイスダウンボンド方式でもよい。かかる構造にすることにより、非単結晶半導体の表面の20~40%はソース領域を構成し、60~40%はチャネル形成領域(10)を構成し、さらに約20%は外部引出し電極および周辺とスクライブライン領域を構成させることができるため、例えば5~10mm×5~10mmの面積のチップにおいて最大20Aの大電波をも取り出すことができるパワー用IGPET とすることが可能であった。

さらにドレイン耐圧は真性または実質的に真性の第2の半導体(4)の厚さと第4の半導体(7)の導電率を制御して設けることにより、10~200Vのドレイン耐圧を有するIGPETを得ることができた。

以上の説明より明らかなごとく、本発明は従来より知られた単結品半導体を用いるのではなく、非単結晶を導電型の基板または導体層上に積層して設けたIGPETであり、またこの半導体中には再結合中心中和剤として卵業を用いることにより、そのプロセス中に水素の場合の300で(上限)を

500 七上限にまで耐熱性の向上をはかることができた。

さらに基版側からの光信号検出用として用いる場合、単結晶半導体のうち第1の半導体を2.0~2.5eVを有する炭化珪素とし、また第2の半導体を建粛または炭化珪素としてそこでの入射光の波長依存性を制御してSixCrx (0 < X < 1)の特定波に対する光耐圧性を有するフォトセンサとしてもよい。加えて第2の半導体をSixGe (0 < x < 1)とすると、赤外線センサとして用いることも可能である。


特に本発明において、非単結晶に 5~100 人の 微結晶性を有するセミアモルファス半導体におい て、NまたはP型の半導体の場合、その導電度を 1~100 (gcm) 、0.1~10(gcm) とNSに比べて10 ~10<sup>3</sup> 倍も高くできるため、シート抵抗を下げる 上できわめて好ましいものである。また真性およ び実質的に真性の半導体に対しては、アモルファ ス化剤である酸素 濃度を 5×10<sup>18</sup> cm<sup>-3</sup>以下に押さ えることにより、珪素半導体において 5~100 人 の微結晶性を有する空間的に秩序性を示す結晶い わゆるセミアモルファス半導体を作ることができ る。かかる半導体は、その電気伝導度が暗伝導度 10-8~10-4(gcm)"、AMJ (100mM /cm) にて1×・ 10<sup>-3</sup> ~ 9 × 10<sup>-2</sup> (acm)<sup>-1</sup> を作ることができ、そのキ +リアの移動度も単結晶珪素の1/2~1/30に まで向上させることができ、本発明のIGPET を用 いることはきわめて効果的であった。

## 4. 図面の簡単な説明

第1図および第2図は本発明の絶縁ゲイト型電 界効果半導体装置の製造方法を示す縦断面図であ

第3図は本発明の半導体装置の複数個のソース、 チャネル形成領域を同一基板に有せしめたパワー トランジスタの縦断面図および平面図を示す。

> 特許山廟人 株式会社半導体エネ




CD)


(A)


(8)


(c)

第1回









(D)